目前,飞速发展的微电子技术和不断缩小的器件尺寸,都使得由于器件可靠性而造成的影响越来越严重.以静电放电(Electro Static Discharge,ESD)为例,在静电放电失效的基本机理研究方面,中美两国研究人员对过电压场致失效和过电流热致失效的定义、原理以及在何种器件中哪种失效更容易发生等方面都研究得非常透彻.但是,具体到某一类型的微电子器件的ESD失效模式和基本机理,美国研究得更加充分且全面,并建立了 ESD [主要是人体模型(HBM)和带电器件模型(CDM)] 的失效电路模型.另外,除了传统的互补金属氧化物半导体(CMOS)器件,美国还系统地研究了磁性读写头、各种微电子芯片等器件^[1].

目前,我国在微电子器件可靠性的研究方面加大了资金和技术投入,缩小了与美国的差距.但是对典型微电子系统的 ESD失效分析和对先进的失效分析技术手段、方法的研究和运用等方面仍然是我国科研工作者今后需要努力的方向.

影响微电子器件[如互补金属氧化物半导体(CMOS)、金属氧化物半导体场效应管(MOSFET)、垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)等]长期工作可靠性最主要的失效机理包括:热载流子效应、栅氧化层及栅氧击穿(即电介质经时击穿,TDDB)、金属化及电迁移、静电放电(ESD).下面对这四种失效机理及可靠性模型等方面进行详细介绍.

热载流子效应是电路中重要的失效模式之一.在超大规模集成电路中,随着栅氧化层厚度、结深和沟道长度的减小,导致漏端电场增强,从而加剧了由热载流子引起的可靠性问题.热载流子注入氧化层会引起器件的阈值电压漂移、跨导下降,甚至导致器件特性退化.随着时间的推移,器件性能的退化将会导致整个电路失效.

首先是热载流子对器件寿命的影响.由于热载流子的注入,器件氧化层中电荷的分布被改变,从而导致器件性能的退化.热载流子还可加速器件老化.对晶体管进行最恶劣情况下的加速老化试验,可推算出常规条件下器件的寿命,由此可衡量热载流子特性的优劣^[2].

其次,热载流子效应的存在严重影响了场效应管MOS集成电路集成度及电路和器件的可靠性.图 1为栅氧化层厚度为40 nm、30 V电压条件下,MOS电容栅电流Ig随时间t的变化关系.从图中可知,在恒定电压下,栅电流随着时间的增加而减小.

图 1

Fig. 1

图 1 MOS电容栅电流随时间的变化关系 Fig. 1 The variation of gate current with time in MOS capacitors

(1) 雪崩倍增效应

在小尺寸MOSFET中,随着源—漏电压的升高以及沟道长度的缩短,夹断区的电场也增强.这时,通过夹断区的载流子将从强电场获得很大的漂移速度和动能,就很容易成为热载流子,同时这些热载流子与价电子碰撞时还可产生雪崩倍增效应.

(2) 阈值电压漂移

若夹断区的一些热载流子与声子发生碰撞,得到了指向栅氧化层的动量,那么这些热载流子就有可能注入栅氧化层中;进入栅氧化层中的一部分热载流子还有可能被陷于氧化层中的缺陷处,变成固定的栅氧化层电荷,从而引起阈值电压漂移和整个电路性能的变化.

(3) MOSFET性能的退化

沟道内的一小部分有足够高能量的热载流子可以越过Si-SiO₂界面的势垒(电子势垒高度E_b约为3.2 eV,空穴的E_b约为4.9 eV),并且注入栅SiO₂层中形成栅极电流I_g.此栅极电流尽管很小,但热电子注入栅SiO₂层中将会引起界面陷阱积蓄电荷,并且,电荷的积累经过一段时间之后会使器件性能退化,导致阈值电压漂移、跨导降低和亚阈值斜率增大,甚至栅氧化层击穿.

(4) 寄生晶体管效应

当有较大的衬底电流I_sub流过衬底(衬底电阻为R_sub)时将产生电压降(I_sub·R_sub),使得源—衬底的N⁺-P结正偏,从而形成一个“源—衬底—漏”的寄生N⁺-P-N⁺晶体管.该寄生晶体管与原来的MOSFET并联构成了一个复合结构的器件.这种复合结构导致了短沟道MOSFET发生源—漏击穿,还会导致CMOS电路中的闩锁效应,使伏安特性曲线出现回滞现象.

电迁移是指在很大电流的作用下,金属原子发生扩散迁移的一种物理现象.电迁移中原子扩散方向与电子流动方向相同.电迁移将使得原子源源不断地由阴极向阳极扩散,并逐渐导致在阴极形成空洞,在阳极则发生原子的堆积.这种过程将随导电截面积的减小而加速进行,最终导致器件的失效^[4].

电迁移现象是在直流电流作用下金属中的离子产生位移所致.首先表现为电阻值的线性增加,到一定程度后就会引起金属膜局部亏损而出现空洞,或引起金属膜局部堆积而出现小丘或晶须,造成金属互连线短路失效,严重影响集成电路的寿命.在器件向亚微米、深亚微米发展中,金属互连线的宽度不断减小,电流密度不断增加,更易于因电迁移而失效^[5].

在传统的微电子器件中静电放电的能量由于影响较小,人们很难察觉.但是在高密度微电子器件中则可能因为静电电场和静电放电电流引起失效,或造成“软击穿”现象,导致设备锁死、复位、数据丢失和不可靠.这都对设备的正常工作产生较大影响,使设备的可靠性降低,甚至造成设备的损坏.据统计,在集成电路工业中由ESD引起的损失高达25%,因此,由ESD导致的损失是一个很严重的问题.

根据静电产生的原因和对电路放电方式不同,在集成电路中常用的ESD模型有四种:人体模型(Human-Body Model,HBM);机器模型(Machine Model,MM);器件充电模型(Charged-Device Model,CDM);电场感应模型(Field-Induced Model,FIM).图 2为2 kV HBM、200 V MM与1 kV CDM的放电电流I比较.其中,虽然HBM的电压比MM的电压高,但是200 V MM的放电电流却比2 kV HBM的放电电流大得多,因此机器放电模型对集成电路IC的破坏力更大.在不到1 ns的时间内,1 kV CDM的放电电流最高可达到15 A.所以CDM的静电更易造成集成电路的损伤^[6].

图 2

Fig. 2

图 2 HBM、MM和CDM模式特性比较 Fig 2 HBM,MM and CDM pattern characteristic curves

(1) 直接损伤

直接损伤是由电流产生的功耗引起的.它会熔化器件的一部分并造成故障.当电子器件暴露于ESD应力,该设备可能无法正常工作.ESD应力所造成的高电流使器件温度升高,可能会造成金属熔化,PN结或氧化层击穿.IC内部晶体管会因为ESD电流产生的散热造成永久性物理伤害.这些损伤产生的原理如图 3所示.焦耳热产生的温度上升可导致熔化的金属膜晶体管的PN结尖峰长丝,PN结击穿.金属膜的熔化会导致开路.而PN结的击穿可以通过退化的电流－电压特性曲线观察到,这时的曲线上会有一个异常的结漏电流.在最严重的情况下,ESD引起的功耗可以同时产生结细丝、结尖刺和金属熔化.另一方面,ESD引起的电压也可以在绝缘层上产生电场,绝缘层的击穿电场强度越大,越会发生绝缘层的击穿.

图 3

Fig. 3

图 3 ESD 应力下电流造成损伤机理 Fig. 3 Mechanism of damage caused by currents under ESD stress

(2) 潜在损伤

强电场也会引起电荷注入.Si-SiO₂界面处的强电场会加速表面处的载流子运动.当载流子获得足够的能量时就能越过Si-SiO₂界面势垒,并注入氧化层[如图 4(a)].此时,失效分析手段无法在氧化层中发现物理损伤,但氧化层的电荷状态变化可能会导致器件晶体管的电流-电压特性改变.电荷注入会使电路退化,但与破坏性失效不同的是,它并不会使器件完全失效,所以称为ESD引起的潜在损伤,图 4(b)是它的极限形式(氧化层击穿).潜在的损害难以确定,因为即使产生了一定退化,设备仍然可以工作.然而,如果一个芯片中含有潜在损伤的晶体管,那么整个芯片就有可能出现过早失效或芯片故障.一些基本的特性测试(如漏电流测量等)可以确定破坏性的损伤,但是潜在损伤却很难检测出来.

图 4

Fig. 4

图 4 ESD潜在损伤 Fig. 4 Potential damage caused by ESD

随着MOS集成电路微细化的发展,栅氧化层向薄膜方向发展.而电源电压却不宜降低,在较高的电场强度下,使栅氧化层的性能成为一个突出的问题.栅氧化层抗电性能不好将引起MOS器件电参数不稳定,如阈电压漂移、跨导下降、漏电流增加等,甚至引起栅氧化层的击穿.栅氧化层击穿作为MOS电路的主要失效模式已成为目前国际上关注的热点.栅氧化层击穿主要分为四种:本征击穿(瞬时击穿);非本征击穿;经时击穿TDDB;软击穿.

有关氧化层TDDB问题的研究很多,其中最受重视的是氧化层的TDDB寿命.在20世纪70年代后期,根据实验数据,有研究人员提出了关于栅氧化层TDDB寿命拓展的经验式,即

针对上述经验式,提出了两种经典模型:

(1) E模型:由热化学击穿模型得到.该模型认为氧化层的退化与击穿是电场作用的结果,由缺陷的产生和积累决定,即

(2) 1/E模型:由空穴击穿模型得到.该模型在电子隧穿注入的基础上,认为氧化层击穿是由空间电荷积累造成的,并认为击穿所需的总俘获空穴电荷量一定,即^[8]

图 5为E模型、1/E模型与TDDB实验数据的对比.由图中可以看出,在低场强中,E模型与实验数据的吻合较好,而采用1/E模型估计的中期寿命TF值偏大;在高场强中,1/E模型与实验数据的吻合较好,而E模型估计的TF值偏小.从实际应用看,在工业中,由于E模型比1/E模型计算的寿命要短,所以工业上一般采取E模型.

图 5

Fig. 5

图 5 E模型、1/E模型与TDDB实验数据对比 Fig. 5 Comparison of TDDB experimental data with the predicted values from E model and 1/E model

在设计超大规模集成电路时,可采用减小沟通道长度、减薄氧化层厚度以及相应增加掺杂浓度等方法达到高速度和高集成度的设计要求.但是,这些综合结果却易导致热载流子的产生.针对上述情况,可通过以下方法抑制热载流子效应:

(1) 减小漏结附近的电场,可使热载流子发射的可能性降低.

(2) 改善栅氧化层的质量,采用完美的干法氧化工艺,降低热载流子陷阱密度和俘获截面,能够减小由于热载流子注入栅氧化层而对器件性能的影响.

(3) 可在电路和版画设计上采取如采用钳位器件或适当增大宽长比等措施.

(4) 采用一些新结构,如低掺杂漏(Lightly Doped Drain,LDD)结构等,可提高击穿电压,减少碰撞电离.

目前,提高半导体器件金属化和接触可靠性的主要方法有界面效应、合金效应、覆盖效应和回流效应.

(1) 界面效应

因为器件性能的提高,热电应力在器件金属化单位面积上不断增大,导致金属与金属、金属与半导体之间的界面扩散及反应的几率增大,或许会形成金属与金属的高阻化合物,上层金属穿过阻挡层进入半导体中也可能使器件漏电增大或结短路.因此,界面效应成为目前急需解决的问题.解决界面效应最有效的方法是选择一个合适的阻挡层.事实上,为了防止金属与金属以及金属与半导体的反应及扩散,引入了金属阻挡层.TiN熔点高,热稳定性和化学稳定性好,有极高的硬度和较低的电阻率,干法和湿法刻蚀工艺成熟,与硅的粘附性较好,因此是一种高性能的阻挡层材料.

(2) 合金效应

在中小功率器件和集成电路中,由于Al金属化系统工艺简单成熟,并且价格便宜,所以被普遍采用.但是Al的一个很大问题是容易产生电迁移.为了改善Al的电迁移寿命,在Al中加入少量的Cu可以大大改进Al膜的电迁移寿命(1~2个数量级).另外,事先在Al中加入少量Si可以减小互溶,这样不仅提高了Al的电迁移寿命,还解决了由于Al-Si 界面互溶而引起的短路失效问题.所以人们将两者结合,采用Al-Si-Cu合金,发现Al的电迁移寿命显著增加,并且限制了Al、 Si的互溶.

(3) 覆盖效应

在金属薄膜上覆盖介质后,不仅可有效提高设备的抗划伤性、抗腐蚀、抗电迁徙、抗电流浪涌和抗离子粘污能力,还可改善薄膜的微观结构.总之,介质覆盖可以增强薄膜的抗电迁徙能力,提高调制传递函数(MTF).这是表面抑制、热沉效应和压强效应综合作用的结果.

(4) 回流效应

从理论上说,总有一个时刻,正向电迁徙动和回流将完全抵消,使净离子迁徙流为零.显然,回流可被用来降低电迁徙动失效,提高金属化可靠性.因此,人们提出了超大规模集成电路的三层金属化欧姆接触孔回流加固结构.

通常采用以下措施建立防静电环境:

(1) 使用等电位连接的方法,即所有表面都连接在一个可靠的接地体上.这些表面使得静电荷积累减小,并且可以控制电荷以泄入到大地,从而防止不同的对象和静电电荷之间的电位差,还可有效地释放静电电荷.

(2) 采用防静电周转箱、防静电包装袋以防止起电.

(3) 使用防静电服装、防静电鞋.一方面,它们可有效地抑制静电荷的产生;另一方面,当它们与地接触时,还能达到释放静电荷的功能.另外,将防静电剂喷涂在物体表面,也可有效抑制静电荷的积累.

(4) 使用离子风静电消除器并适当控制湿度,能够消除绝缘材料表面的静电荷.

(5) 采用测量监控的方法,使用静电检测仪检测人体是否带静电,监测防静电设施是否正常^[10].

以电源和地之间的保护为例,可采用反馈及动态延时结构检测电路的电源和地的ESD保护电路.这种电路占用芯片面积小,使用相移电路(RC电路)侦测ESD电压,把侦测到的电压通过一个反相器输送到衬底触发场氧器件(STFOD)上,释放静电电流.STFOD器件具有较强的单位静电释放能力.这种电路的 ESD 脉冲上升时间仅10 ns左右,电路正常上电延迟时间大概是1 μs~1 ms,而ESD侦测电路中RC电路时间常数介于两者之间.

由于采用了反馈及动态延时结构,使得电路能够在静电发生时间内迅速地将静电电流释放,及时将保护电路关闭,避免器件的栅氧化层因电击穿而遭到破坏.

在栅介质中引入适量N可提高器件的抗击穿能力.这主要是由于N具有补偿SiO₂中O₃≡Si和Si₃≡Si等由工艺引入的氧化物陷阱和界面态陷阱的作用,从而减少初始固定正电荷和Si-SiO₂界面态.栅介质的击穿主要是由于正电荷的积累引起的,因此在栅介质中引入适量的N可以改善栅介质的性能^[11].另外,通过比较TDDB值及其失效分布可以评估集成电路氧化、退火、抛光、清洗、刻蚀等工艺对栅氧化层质量的影响.工艺中要采取有效的洁净措施,防止沾污.热氧化时采用二步或三步氧化法生长SiO₂层.可以用化学气相沉积(CVD)生长SiO₂或掺杂氮氧化物以改进栅氧化层质量.

微电子器件可靠性主要受四方面的影响:热载流子效应、栅氧化层及其击穿效应、金属化及静电放电(ESD).虽然完全去除以上影响是不可能的,但要尽可能采取适当措施提高器件的可靠性.从目前的研究结果看,可以比较有效地改善微电子器件可靠性的预防措施有:一是采用减小沟通道长度、减薄氧化层厚度以及相应增加掺杂浓度的方法减小热载流子效应对微电子器件可靠性的影响;二是采用界面效应、合金效应、覆盖效应和回流效应等方法,使金属化及电迁移对微电子器件可靠性的影响降到最低;三是建立防静电环境,采用反馈以及动态延时结构检测电路都可以很好地预防ESD对器件的损伤,提高微电子器件的可靠性;四是在栅介质中引入适量的N可以提高器件的抗击穿能力,降低栅氧化层击穿效应发生的概率,使微电子器件的可靠性有所提高.